微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DVB_S2标准的解调器设计

DVB_S2标准的解调器设计

时间:10-02 整理:3721RD 点击:
DVB_S2的官方解调设计图


我们实验室设计的实际解调器框图


解调器接收的中频信号与压控振荡器产生两路正交调制载波相乘后分为IQ两路,分别做定时恢复,经过匹配滤波和下抽取后,做帧同步,将导频或连续多帧的帧头SOF做频偏粗估计,将经过环路滤波后的修正频率送到压控振荡器,实现频率粗恢复,对IQ两路的基带信号解复用,分别做残余频偏估计和残余相偏估计后送至数字自动增益模块后做均衡,最后输出到译码模块做译码。下面详细阐述各个部分的实现。
上面只是粗略的说明,如果大家感兴趣,可以一起学习讨论,会把每个部分的详细设计,以及源代码都分享出来

上图由于格式的原因,不清楚,很多模块之间的关系不明,补发一张


学习了

小编还有资料进一步分享吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top