微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教,CPLD在JTAG模式,下载程序失败

求教,CPLD在JTAG模式,下载程序失败

时间:10-02 整理:3721RD 点击:
CPLD是altera的7256,20块电路板有两块始终无法下载程序,下载器应该是好的,量了CPLD的外围,供电3.28V正常。板下载插针和CPLD之间是四路JTAG信号,TCK,TDO,TMS,TDI。四引脚对地都不短路,四路串的是1K的电阻。



Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top