微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 引脚锁定出来的问题,哪位大神帮忙看看解答一下 万分感谢。。

引脚锁定出来的问题,哪位大神帮忙看看解答一下 万分感谢。。

时间:10-02 整理:3721RD 点击:
Error: Design contains 7269 blocks of type combinational node.  However, device contains only 6272.
Error: Can't fit design in device
Error: Quartus II Fitter was unsuccessful. 2 errors, 8 warnings

目测不是引脚绑定的问题吧,应该是逻辑资源不够用的原因,代码优化一下应该就好了

资源不够,要优化。

资源不够

不锁定引脚能过?

资源不够呀,你的要简化你的程序

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top