微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 赛灵思的DDR3读写地址一直重复怎么办?

赛灵思的DDR3读写地址一直重复怎么办?

时间:10-02 整理:3721RD 点击:
       最近在用赛灵思的DDR3,用的AXi4接口,我写入的地址是按照突发长度来的,连续给8个读的地址,但是在DDR3端,dq_addr 一直在1418,1000,1010,0003,0002 等几个地址中重复,读的时候也是这样,不知道是什么情况,是哪儿的参数要改吗?参数都是和example来的,
       求知道的大神赐教,不甚感激,谢谢!

大家有什么想法也可以说说,一起讨论,一起学习

终于找到问题了,AXI4总线里的地址是字节地址,而不是和avalon总线一样,是位地址,真的是,又坑自己了一把,加油!

自己给自己回复也有积分拿的啊,哈哈哈

主要还是受到了avalon总线的影响,毕竟是刚搞过avalon的~~~加油

这也可以?

这也行?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top