第一次上板子，有问题想请教大虾们

flag_rw_i 是从PICE下来的标志位
bug_state是从FPGA输出到PCIE的
现在有个问题，为什么程序烧录成功，就发现bug_state已经输出到PCIE了
按照code的逻辑，等要flag_rw_i 发生变化，程序才开始跑。
请大家帮忙解答，谢谢

你这是想做组合逻辑还是时序逻辑?

暑假即将来临，想学习FPGA的同学们，可以利用暑假期间好好学习下FPGA，我们现在有款初学者的FPGA开发板利器，现在购买还有配套书籍赠送哦：
入门FPGA开发板：
https://item.taobao.com/item.htm ... &id=35911884243
赠送完全配套书籍：
https://item.taobao.com/item.htm ... amp;id=540865636294
有一定基础的同学，可以看下高端的开发板：
https://item.taobao.com/item.htm ... amp;id=520588767908
如果以上两款依然满足不了您的需求，更可以看下更高端的开发板：
https://item.taobao.com/item.htm ... &id=39939126777
有任何问题，欢迎旺旺 QQ来咨询哦！

always@(clk or rst_n) 这代码是什么鬼?
而且第一个if 之后没有else?