微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Verilog不能合成MOS开关门原语

Verilog不能合成MOS开关门原语

时间:10-02 整理:3721RD 点击:
如图,在书上看到的一个小例程,然后用quartusii V14.1对其进行综合,显示Verilog不能合成MOS开关门原语。这段代码是在康华光的第五版的数电上看到的啊,为什么不能综合?


好像是不行吧,记不太清了,但是正常这样原语基本不用的!

好吧,看来康华光欺骗了我们

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top