微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FPGA IO输出脉冲的问题

关于FPGA IO输出脉冲的问题

时间:10-02 整理:3721RD 点击:
FPGA内部有一个脉冲信号,通过output输出,从而驱动labview采样,用示波器发现 输出管脚电压一直是0.9V,没有脉冲,后来将脉冲信号改为一个上升沿,示波器还是看不到电压的变化,这是什么原因啊?


load_i是脉冲信号,load_ii是上升沿,在输出端都采不到。

每听明白说的啥意思

每听明白说的啥意思

每听明白说的啥意思

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top