verilog 中语法 使用中 .ss_i(0'b1), .ss_o(0'b1), .ss_t(0'b1),
时间：10-02
整理：3721RD
点击：
在使用arty板子的时候，遇到一个问题，在一个文件中出现
.ss_i(0'b1),
.ss_o(0'b1),
.ss_t(0'b1),
这样写没错误吗?
然后报错
ERROR: [VRFC 10-851] illegal output port connection to ss_o [F:/my_proj_6/03_FPGA_used_test_Artix7-35t/mtds_test_prj/project_3/project_3.srcs/sources_1/bd/design_1/ipshared/a9f6/src/PmodMTDS.v:410]
请问哪位知道是什么问题
我在用德致轮的 pmod 驱动屏，发现资料非常少，就自己搞了，遇到这个问题
.ss_i(0'b1),
.ss_o(0'b1),
.ss_t(0'b1),
这样写没错误吗?
然后报错
ERROR: [VRFC 10-851] illegal output port connection to ss_o [F:/my_proj_6/03_FPGA_used_test_Artix7-35t/mtds_test_prj/project_3/project_3.srcs/sources_1/bd/design_1/ipshared/a9f6/src/PmodMTDS.v:410]
请问哪位知道是什么问题
我在用德致轮的 pmod 驱动屏，发现资料非常少，就自己搞了，遇到这个问题
1'b0吧
为什么不是1'b1...
这个是vivado 添加 IP核之后自动生成的
这个不知道哦，
我也是刚开始学习的，