微波EDA网，见证研发工程师的成长！ 2025濠德板€楁慨鐑藉磿閹达箑绠柨鐕傛嫹04闂傚倷绀侀幖顐︽偋閻愬搫绠柨鐕傛嫹11闂傚倷绀侀幖顐﹀窗濞戙垹绠柨鐕傛嫹闂傚倷绀侀幖顐も偓姘煎櫍瀹曚即骞囬濠呪偓鍧楁煥閻曞倹瀚�婵犵數鍋涢悺銊у垝閿濆绠柨鐕傛嫹

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > fpga 用VerilogHDL语言及DS1302设计一个万年历，将时钟及万年历信息显示在数码管上

fpga 用VerilogHDL语言及DS1302设计一个万年历，将时钟及万年历信息显示在数码管上

时间：10-02 整理：3721RD 点击：

用VerilogHDL语言及DS1302设计一个万年历，将时钟及万年历信息显示在数码管上。

闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖ｇ亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�... 已退回1积分

栏目分类

灏勯涓撲笟鍩硅鏁欑▼鎺ㄨ崘