modelsim编译不成功 求解问题
时间：10-02
整理：3721RD
点击：
# ** Error: Failure to obtain a Verilog simulation license. Unable to checkout any of these license features: alteramtivsim or alteramtivlog.
# Error loading design
# Error: Error loading design
# Pausing macro execution
# MACRO ./dds_run_msim_rtl_file:///C:/Users/tom/AppData/Local/Temp/%25W@GJ$ACOF(TYDYECOKVDYB.pngverilog.do PAUSED at line 14 请问这个是什么意思 为什么modelsim编译不成功
# Error loading design
# Error: Error loading design
# Pausing macro execution
# MACRO ./dds_run_msim_rtl_file:///C:/Users/tom/AppData/Local/Temp/%25W@GJ$ACOF(TYDYECOKVDYB.pngverilog.do PAUSED at line 14 请问这个是什么意思 为什么modelsim编译不成功
modelsim没有破解完全吧