微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在FPGA MAP的时候出现的错误 不知道为什么啊 哪位大神解答下

在FPGA MAP的时候出现的错误 不知道为什么啊 哪位大神解答下

时间:10-02 整理:3721RD 点击:
ERROR:ConstraintSystem:300 - In file: top.pcf(1): Syntax error at or before '=':
   ' } à′ 0' is not a valid constraint type name or time spec identifier.
ERROR:Pack:1368 - Errors were detected in the existing PCF file.

你是用什么软件呀?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top