微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FPGA固化DONE引脚问题

关于FPGA固化DONE引脚问题

时间：10-02 整理：3721RD 点击：

我使用ARTIX7固化程序，显示DONE DID NOT GO HIGH，然后DONE引脚外接3.3V上拉电阻，求大神指点该怎么改?大致是什么问题?

上一篇：求问为什么在使用chipscope的时候时钟连不上？
下一篇：Verilog程序LSFR不理解

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top