微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么仿真时序不一致

为什么仿真时序不一致

时间：10-02 整理：3721RD 点击：

如图，时序中间为什么多了一段，不该出现的情况，正常下应该573le一块变高，怎么还延长了一段时间，

图在哪里......

小编的图片资料哪去了

学习/学习/学习

上一篇：QuartusII版本推荐
下一篇：三段式状态机，modelsim上仿真没问题，下载到板子上后，signaltab却显示与仿真不相符，可能是什么原因？

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top