微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE14.7 双端口RAM IP核问题

ISE14.7 双端口RAM IP核问题

时间:10-02 整理:3721RD 点击:
请问下大家,为什么我选择IP核生成器时没有 双端口RAM设计选项啊?芯片是Spartant 6.


在block memory里面 可以选择

生成的时候才有这个选项

选Block Memory Generator后可选单端口,双端口RAM

点击进入Distributed Memory Generator,该页面会有相应选项

IP核进去之后有选项的,在里面选

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top