微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 最近在用vivado的fifo IP核 遇到了一个问题 fifo的输出状态未知 如图 求解?

最近在用vivado的fifo IP核 遇到了一个问题 fifo的输出状态未知 如图 求解?

时间:10-02 整理:3721RD 点击:
如图所示 输入为16位 输出为32位  若输出中的x为1 状态就正常了


看下fifo空满状态!看下这两bit是不是其他地方使用了,是不是冲突了!

谢谢 经检查 确实是使用冲突了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top