微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序仿真的时候关于map没有报错但突然终止的问题

时序仿真的时候关于map没有报错但突然终止的问题

时间:10-02 整理:3721RD 点击:
我综合后进行Implement Design的时候,进行到了Map,没有报错,但是就终止了是怎么回



map没有报错



Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top