微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > RTL Viewer仿真分析

RTL Viewer仿真分析

时间:10-02 整理:3721RD 点击:
在verilog中比较器比较的值是999999,但在RTL Viewer中比较器的值为上图。
在verilog中加法器的值是1;但在RTL Viewer中比较器的值为上图。
为什么verilog中的值跟RTL Viewer仿真的值不一样了?



不要沉                                      

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top