微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 华为一道笔试题 求帮助

华为一道笔试题 求帮助

时间:10-02 整理:3721RD 点击:
多选题
1 、下列Verilog语法关键字的描述中,      ______是正确的
A.     generate语句可以被综合
B.      for语句不能被综合
C.      while语句可以被综合
D.     function语句可以被综合
E.      wait语句不能被综合

A                     generate语句可以看作是标准化为块的综合指令

有generate为什么不选择for

正在学,老师刚好说到,bcd都不能选

bcde

为什么 ? D是对的把

多选题哦                                      

?                                    

感觉AE是对的 其它的不知道

bcd是错的!

ADE是正确的的。

DE正确。for可以被综合,while不能被综合,function可以被综合,wait不能被综合

我就看看,,不会呐。

谢谢                              

没学过这种关于关键词语句是否能综合的,学习下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top