微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 遇到一些vivado问题,望大牛帮忙解决

遇到一些vivado问题,望大牛帮忙解决

时间:10-02 整理:3721RD 点击:
根据百度上的vivado的debug方法,在生成.bit文件时,没有同时生成.lxt文件,无法进行调试,望大牛给予解决,是不是我哪些地方没设置,我用的是2015.4版本的vivado

为信号添加mark_debug,然后综合那里使用set up debug进行ila core的添加,重新生成bit即可。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top