微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VHDL编译错误 This construct is only supported in VHDL

VHDL编译错误 This construct is only supported in VHDL

时间:10-02 整理:3721RD 点击:
请问这段代码哪里写错了  刚学VHDL   错误在with  temp1 SELect这一行
if buttons(0) = '1' then     
           digit<="1110";
            segments(7)<='1';
            with  temp1 SELect
         segments<= "1111001" when "0001",   --1
         "0100100" when "0010",   --2
         "0110000" when "0011",   --3
         "0011001" when "0100",   --4
         "0010010" when "0101",   --5
         "0000010" when "0110",   --6
         "1111000" when "0111",   --7
         "0000000" when "1000",   --8
         "0010000" when "1001",   --9
         "0001000" when "1010",   --A
         "0000011" when "1011",   --b
         "1000110" when "1100",   --C
         "0100001" when "1101",   --d
         "0000110" when "1110",   --E
         "0001110" when "1111",   --F
         "1000000" when others;   --0


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top