微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 加上时序约束文件就出错,请帮忙看看这是什么错误。

加上时序约束文件就出错,请帮忙看看这是什么错误。

时间:10-02 整理:3721RD 点击:
加上时序约束文件就有错误了,请帮我看看这是什么错误,谢谢。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top