微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA编译警告

FPGA编译警告

时间:10-02 整理:3721RD 点击:
建立的工程,编译出现了好多这样的警告,大家有知道怎么解决吗?多谢啦

taking address of expression of type 'void' [enabled by default]       
我用的是Quartus 13.1,在Nios II software Build Tools for eclipse编译时出现的,错误定位在alt_load.c中               

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top