微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 面试时被提问到的一个关于分频器的计数器的问题,求大神指教~

面试时被提问到的一个关于分频器的计数器的问题,求大神指教~

时间:10-02 整理:3721RD 点击:
       面试官问道针对一个大数分频器(比如1千分频1万分频)的计数器,有什么好方法可以节省一点资源?
       当时想了很久,就说按实际分频用到多少位就分配几位,避免一些无用寄存器的使用。然后他摇了摇头,我向他请教,他说正确的是要把大计数器分拆成几个小计数器,溢出计数。他说这样子反转的位数就少,才可靠。
我当时纳闷了,你不是说要节省资源吗?怎么问题跑到可不可靠这上面去了?
       私底下思考了一下,请问大神:分拆成小计数器对节省资源来说有作用吗?如何能真正省资源?按我理解用到几位就需要有几个寄存器,这是省不了的。
盼回复,万分感谢!

相对来说1K分频就要10位了,考虑到性价比什么的,当然控制在这个范围比较好了啊,

面试官问的太高深。

1s分成1000ms,ms分成us

资源确实差不多

同感,分频系数就有那么大,位数怎么少的了,而且也不一定拆分许多小的计数器,翻转的次数就少了

嗯...就算分拆许多小的计数器,但进位方面还是会有那么多位需要反转..实在不解。
或许他没说明白..
如果将同步计数器换成异步计数器,可能就真的能省很多资源。

分频的问题是面试常见的,充分准备

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top