微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 无意中发现always语句中一个很奇快的现象

无意中发现always语句中一个很奇快的现象

时间:10-02 整理:3721RD 点击:
//一个普通的always语句,但ad_sclk有点特殊

  1.   always @(posedge ad_sclk) begin
  2.     if(shift_cnt == 5'd17) shift_cnt <= 0;
  3.     else shift_cnt <= shift_cnt + 1'b1;
  4.   end

复制代码

功能仿真的截图如下:
红线圈的地方不是ad_sclk的上升沿,shift_cnt就不应该发生变化,但是?,感觉好奇怪!


计数器由17变到0保持一个时钟周期

因为shift_cnt记为0那个变化是shift_cnt记为17中的if语句判断出来以后就要保持住的。

路过看见,支持一下!顶!顶!顶!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top