FPGA初学者

学习FPGA第七天，想问一下各位大神，Verilog 写的好不好是根据什么来衡量的?     Quartus II 的 Compilation  Report ? 或者是  RTL ?    求教

应该是看最后占用资源的多少吧~同初学者