微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 整数除法器的设计

整数除法器的设计

时间:10-02 整理:3721RD 点击:
主频在400Mhz,输入端可配置,最大128位,整数无符号除法(四舍五入),重点是在10个周期内算完。

long long也只能64位啊。

你的方案还没搞清楚把

网上的一些方案都难以实现啊,你觉得怎样做为好?

一般是这样的,但如果有128位呢?

128位整数!            

这种情况也要考虑

128位。这么大

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top