微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于静态时序分析计算的问题,求帮忙

关于静态时序分析计算的问题,求帮忙

时间:10-02 整理:3721RD 点击:
      如图,计算的时候需要考虑Tvin,输入延时么?求问,如果有答案就更好了 谢谢


tco最小是1ns,thold是1.5ns肯定不行啦,tco>thold的
至于关键路径,就是组合逻辑延时最大的那块,那就是Vin到第二个触发器输入的那条路径吧。
最高频率的话,应该是关键路径的延时+4ns(Tsetup)+4ns(Tco)的倒数吧,具体就不算啦
因为也不是很懂,所以有错还请说出来哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top