微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 夏宇闻老师第八章第6题

夏宇闻老师第八章第6题

时间:10-02 整理:3721RD 点击:
第6题答案是第5个自己感觉第一选项也对。求大神能够解释一下。


自己找到答案了!Verilog语法规定,高位应该写在范围说明的左侧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top