微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 差分时钟转单端

差分时钟转单端

时间:10-02 整理:3721RD 点击:
我用xilinx  A7  35T,pcs的差分时钟管脚输入一个差分时钟,使用IBUFDS_GTE2得到一个单端时钟,把这个单端时钟引到外部管脚,用示波器没有看到。各位大神帮忙指点一下

跪求高手指点!

分享个人验证有无时钟的一个方法:利用这个时钟实现一个逻辑,接着用chipscope去抓里面逻辑的一个信号,如果能抓到,可以证明时钟跑起来了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top