微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助帖,实在不知道怎么解决了

求助帖,实在不知道怎么解决了

时间:10-02 整理:3721RD 点击:
module LED(
CLK50M,
LED
);

input CLK50M;
output LED;
reg [24:0] cnt= 25'h0;
reg LED = 1'b1;

always @ (posedge CLK50M)
begin
if(cnt == 25'h1FFFFFF)
cnt = 25'h1FFFFFF   两处都改 试试

如果占空比是50%  用电压表测的电压肯定是一半,晶振没问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top