微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于qutartus中bdf文件的问题,求解!

关于qutartus中bdf文件的问题,求解!

时间:10-02 整理:3721RD 点击:



小弟在工程下建立了.V文件后生成了一个元件模块,在同一工程下又创建了.bdf文件,使用刚才的模块和库里面的模块做了电路图,编译通过后生成的RTL图确实之前那个.v文件的RTL图。这该怎么解决?


已退回1积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top