我想用Verilog HDL语言写一个FPGA的程序

比如说：BM1拨上实现流水灯功能（用LED灯显示）
BM2拨上实现ADC0804功能（用数码管显示）
BM3拨上实现TLC5620功能（用数码管显示）
BM4拨上实现点阵功能（用16*16点阵显示“欢”）
BM5拨上实现LCD1602功能（用1602液晶显示“学号”（第1行），“姓名（拼音）（第2行）
这个程序的框架应该怎么设计?
我是这样设计的
always
   if(BM1)
   if(BM2)
   if(BM3)
   if(BM4)
   if(BM5)
但是结果不对啊，if根本没起作用，求高手帮助，我是小白

自顶。。

求助论坛大神，急急急急急急

自顶。。

好像是因为您没有ELES吧?

看你的功能没有交集，分为5个always块更易读，不易出错。
下拨要关闭相应功能的话，每个if的else是必须的，否则综合得到锁存器了。

看你的功能没有交集，分为5个always块更易读，不易出错。
下拨要关闭相应功能的话，每个if的else是必须的，否则综合得到锁存器了。

if（）
begin
end

这样if语句就有效了

这个怎么样你也应该贴出来代码吧

上面的回答你没有用到?_?

BM设初值了吗，第一个if是否是一直执行下去，如果是一直执行下去就要分开写，不能用同一个时钟，用不同时钟或分时

66666

想写就赶紧行动吧

按键和开关记得要去抖动

Verilog HDL  每个if 都需要else