微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 我遇到难题了,被推迟答辩了,就是因为不懂基于FPGA程序写不出流程图

我遇到难题了,被推迟答辩了,就是因为不懂基于FPGA程序写不出流程图

时间:10-02 整理:3721RD 点击:
谁能来帮帮我?求FPGA的大神,帮我解释一下一个程序,用Verilog HDL语言编写的。
有好心人吗?

加好友可以吗?

我可以有偿帮助,xp_peng2016@163.com我邮箱

程序发过来,我看看,

QQ:398371462,免费

我加你为好友了,你同意啊

我觉得免费不太可能,你就把问题发到这里吧,大家一起看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top