微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > XilinxISE画原理图求助

XilinxISE画原理图求助

时间:10-02 整理:3721RD 点击:
急急。XilinxISE环境下,画原理图时,两条宽度不同的总线怎么连接?似乎要通过BUS TAP这个三角形的箭头,但死活接不上,有高手吗,麻烦教下。这图怎么变得这么小?


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top