微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 做下载的时候分频太快无法显示,要怎么修改

做下载的时候分频太快无法显示,要怎么修改

时间:10-02 整理:3721RD 点击:
//分频单元
module clock_divder(
    input       sys_rstn,
    input       clk_50M ,
    output  reg clk_50Hz
);
reg [31:0] cnt;
always @(posedge clk_50M or negedge sys_rstn)
    if (!sys_rstn)
        cnt = 32'd5)//(cnt >= 32'd499999)
        cnt = 32'd5)//(cnt >= 32'd499999)
        clk_50Hz <= ~clk_50Hz;
endmodule

请问你说的是什么意思

分频50HZ还是太快了,人眼肯定分辨不出来,频率再低点试试。比如10HZ,5HZ

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top