quartus中原理图的数组输出怎么接pin？
时间：10-02
整理：3721RD
点击：
如图，我给怎么给sent[5:0]到output连线啊?
我用总线连sent，然后分连6个输出，可以编译，但是整个程序下来没有输出total logic elements为0，还有警告Warning: Pin "pin_name" is missing source
接上了也不知道对不对
已解决！
只需要一个output，设为set_out[7..0]即可了。
开始改成【7:0】，结果还是错误！
支持！我是新手，对于FPGA的设计还没有入门。下来看看。