微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求用verilog给AD676写一个控制程序啊!

求用verilog给AD676写一个控制程序啊!

时间:10-02 整理:3721RD 点击:
我想用ad676做一个模拟信号采集转换,但是不知道怎么写控制程序啊!  求大神

直接用{}组,比如两个8位reg,a=8'h01,b=8'h10;wire [15:0]c,assign c={a,b};这样就把两个8位变成一个16位,大括号里边可以加很多个,位数也可以不一样,

照着时序图写就可以

谢谢,经过努力已经写出来啦,,,现在就是不知道怎样能把这些并行数据变成一个串存到FPGA中!

谢谢~  没想真能得到帮助!  惊喜~  谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top