微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > PLL的输出不能配置成想要的时钟

PLL的输出不能配置成想要的时钟

时间:10-02 整理:3721RD 点击:

怎么不能上传图片?
不能配置成想要的160M时钟。

没有图片,不知道你想变大什么/

已经解决谢谢,非常感谢您

最近也遇到时钟芯片不能配置成想要的时钟,请问能分享下你是怎么解决的吗?多谢了!

我没解决。因为不精确我也能用。我认为时钟不精确是因为有其它时钟影响到M D。你要想精确可以多用几个PLL/MMCM,我试过可以的。

好的,多谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top