微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VHDL中怎么用语句实现在不同情况下对同一个信号赋不同值?

VHDL中怎么用语句实现在不同情况下对同一个信号赋不同值?

时间:10-02 整理:3721RD 点击:
比如实现五个按键功能,即一个复位按键,四个选择按键
当复位时,Q1,Q2分别赋初值;
   当 按下按键A,Q1加1;
       按下按键B,Q1减1;
       按下按键C,Q2加1;
       按下按键D,Q2减1;
我对A,B,C,D这四个触发用了四个进程,但是编译不通过,不能对同一信号赋值,希望前辈门帮帮忙,解决这个问题,在此先谢谢了

这个好难说啊

要实现这个很难吗?语句很复杂?我写的语句都没办法编译成功

简单的 好好想想

你4个触发进程怎么写的,附件出来,帮你看一下

对同一个信号肯定得在一个进程中赋值
always @(posedge clk or negedge rst_n)
        if(!rst_n)begin
                        Q1 <= 1'b0;
                        Q2 <= 1'b0;
                end
        else if(key_A == 1'b1)
                        Q1 <= Q1+1'b1;
        else if(key_B == 1'b1)
                        Q1 <= Q1-1'b1;
        else if(key_C == 1'b1)
                        Q2 <= Q2+1'b1;       
        else if(key_D == 1'b1)
                        Q2 <= Q2-1'b1;

谢谢,已经解决了,我用的是VHDL

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top