微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助 stratix中如何将差分信号转为单端信号

求助 stratix中如何将差分信号转为单端信号

时间:10-02 整理:3721RD 点击:
如题,差分信号已接入到芯片的差分口,哪个核可以完成这项功能,头都大了,求大神讲解,感激不尽

在外面想办法不行?

可以参考altlvds_rx Megafunction User Guide中有详细说明
在配置IP核 那个“Documentation”的按钮
除了这个还有就是最好要看一下Cyclone III的LVDS接口注意事项,
AD 的lvds信号必须接到Cyclone III LVDS专用接口上,有的还要加上匹配电阻
接入fpga,进行管脚分配后,只需采用lvds差分对中任一信号接入altlvds_rx就可以了

1111111111111111111111111

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top