微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 基于verilog HDL的高速对数运算模块设计

基于verilog HDL的高速对数运算模块设计

时间:10-02 整理:3721RD 点击:
跪求各位大神有没有基于verilog HDL的高速对数运算模块设计的CORD IC算法实现自然对数运算的代码

找找IP核吧..

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top