用Verilog HDL编写uart串口通信并存储RAM（ISE）

本人刚毕业，毫无FPGA开发相关经验。要求用UART串口实现数据收发，并在RAM实现读写，两个功能结合在一起。若有大神能帮助小弟，程序能综合编译，仿真，下板调试成功，愿予一定报酬。

可以把要求发给我看下么?我的QQ1552040771。当练练手了

推荐小编买个fpga的开发板，提供技术支持的那种，然后，你懂的。

我买了，并且有给相关的学习资料，但是没有我要的功能。你编的来吗?功能上也不是很麻烦，帮个忙呗

提供技术支持的话，直接问他。FPGA我也不懂，只是给你个建议。

可以 我加你了 你同意了我把要求发给你

顶一下额废物范文芳我

买个开发板，就ＯK了

哥  ，我要的是程序啊

对不起，没有理解你的意思。帮不了你