微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 数据采集卡

数据采集卡

时间:10-02 整理:3721RD 点击:
本人想做一款8通道24位的数据采集卡,现在选型的24位AD芯片 数字信号是并行输出的,导致需要24*8个IO端口来接收数据,怎么样才能减少IO端口?

可以选串行的AD,不过串行的速率会低一些,看你什么要求,如果只做这个功能,FPGA的引脚也够用了,三四百管脚的很常见啊

如果没其他要求,可以试试换一个串口的AD芯片,这个并口管脚数没法少的哦,小编

如果对实时性要求不高的话,可以考虑轮询工作模式,这样只需要一组IO引脚即可。

要么就IO复用下喽。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top