微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教两正弦信号同步的问题

求教两正弦信号同步的问题

时间:10-02 整理:3721RD 点击:
各位大神我想请教下两正弦信号同步的问题,一路信号为fpga内部产生的dds信号,另一路信号由外部输入给fpga,已知两信号频率相同,如何保证它们实时相位同步啊?跪求解决方案~

外部输入的正弦是不可控的,测外部输入正弦的频率,在过零点上与生成的信号合成

看看能不能做一定的延时来达到同步

我想过用fifo做延时,就是当两信号有相位差的时候设置的标志位flag=1,这个时候假设外部信号一直是超前的,那么就用fifo作延时到flag=0为止,可是fifo例化的时候,我想用延时后的信号再与另一路信号比较,这个用fifo不好实现啊,因为进fifo的数据和出fifo的数据肯定不同啊,我是想用fifo输出的数据比较完了再进fifo,不知道怎么实现这个循环。

外部的正弦信号已知频率和内部dds正弦信号一样,不用再测了,现在需要做同步,因为后续的信号处理都是建立在两信号相位同步的基础上。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top