微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 编写的一个模块本来仿真是正确的 但是和另一个模块联合仿真的时候 有一个输出相对延时了很长时间

编写的一个模块本来仿真是正确的 但是和另一个模块联合仿真的时候 有一个输出相对延时了很长时间

时间:10-02 整理:3721RD 点击:
编写的一个模块本来仿真是正确的 但是和另一个模块联合仿真的时候 有一个输出相对单个模块仿真时 延时了很长时间是怎么回事? 后连上的模块没有也没有反馈啊!?

就是key 这个信号和 key_init这两个信号。 正常只仿真一个模块的时候2600NS左右就会出。 联合仿真却5000ns +才出 这是什么情况。 程序什么的都没有问题啊。


when miyao=>key_out_temp(15 downto 0) if cnt_miyao=0 then key key_out cnt_wr_miyao if cnt_wr_miyao=3 then current_state<=st1;cnt_miyao<=17;
                                                else current_state<=st14;
                                                end if;
这是与key 和key_init 有关的程序

求大神解答一下。 快要崩溃了。第一个模块只是把需要加密的送到第二个模块。 第二个模块再把密文送回来

这是联合仿真的图。 可以看到key 和 key_init大约出现在5000多ns的时候


这个是单个模块仿真的 可以看到key和key_init是在2500多ns出现的


开始key 默认全是0 只有当key——init 置1时 才会传key

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top