微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 数字逻辑 隐含表法

数字逻辑 隐含表法

时间:10-02 整理:3721RD 点击:
本人正在学习隐含表法,在一篇资料里遇到以下例题,理解不了,不知作者是如何从图中的状态表得到那张隐含表的。求高手赐教:


问题解决了                           

把两个状态相等的条件填入两个状态交叉的格子里,再去推,去除不可能的状态

谢谢解答,不过问题已经解决。最后发现,原来是题目出错了

看看!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top