大神们。我是新手！求解决 在做FPGA 配置双口RAM和rom 如何消除 读取延迟

来帮顶

ipcore里面应该至少一个时钟的延时吧。

哪个这个读取延时，不用过问吗?，有木有办法消除

貌似那个东西是不可以消除的。
只有改进设计方法了，提前一个时钟沿去度数。

加入输出寄存器，可以读取速度，虽然增加一个时钟延迟，但是读取的时候可以将时钟频率提高，总体上速度还是提高了

你可以想办法在其他处理的地方改进