Vivado的Power里面Junction temp exceeded该怎么优化？
时间：10-02
整理：3721RD
点击：
如上图所示
用的是Vivado2014.4，最后生成完bit文件后，显示了这个。结温过高?仔细看report里面电流竟然30+A。
我想问一下大概是什么原因导致了这种状况的出现呢，然后解决这个问题那些地方的代码可以优化呢?
刚学FPGA不久，望各位大虾指教
我等着用，顶起