微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 带有UPF的DC,遇到的问题,求教

带有UPF的DC,遇到的问题,求教

时间:10-02 整理:3721RD 点击:
在逻辑综合时 ,有些线还没有布上,出现这样 的信息是正确的吗?
Skip level shifter insertion because suitable supply nets are not found。

跳过电平移位器插入,因为没有找到合适的供应网

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top