微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > module "mult_add2" cannot be declared more than once

module "mult_add2" cannot be declared more than once

时间:10-02 整理:3721RD 点击:
我在一个FPGA的工程中加入了另一个fpga工程的很多.v文件,然后编译出现80个错误,都和上面是一个类型的。请问这是怎么回事呢?

有模块名字相同

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top